BEST AVAILABLE COMY

STRUCTURE FOR ELECTROSTATIC MEASURE OF INTEGRATED CIRCUIT

Patent number:

JP1239877

Publication date:

1989-09-25

Inventor:

MORIMOTO TAKASHI

Applicant:

SHARP KK

Classification:

- international:

H01L21/822; H01L27/04; H01L21/70; H01L27/04; (IPC1-7): H01L27/04


- european:


Application number: JP19880066689 19880318
Priority number(s): JP19880066689 19880318

Report a data error here

Abstract of JP1239877

PURPOSE:To reduce mutual interaction between separated GND lines and the number of elements used for separation by providing a diode whose one electrode is connected to a first GND line and the other is connected to a second GND line, and connecting the substrate with the first GND line. CONSTITUTION:As a structure for an electrostatic measure of an integrated circuit which has first and second GND lines 1 and 2, a first conduction type substrate 14 and a first diode D1, whose one electrode is connected to the first GND line 1 and the other is connected to the second GND line 2, are provided, and the substrate 14 and the first GND line 1 are connected electrically. For example, the first diode D1 is connected between the GND lines 1 and 2, and static electricity can be bypassed from the second GND line 2 to the first GND line side, and the second diode D2 is made by the connection between the p-type substrate 14 and the GND line 1 so as to enable static electricity to be bypassed from the first GND line side 1 to the second GND line 2 side.





Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

⑩ 公 開 特 許 公 報 (A) 平1-239877

®Int. Cl. 4

識別配号

庁内竪理番号

@公開 平成1年(1989)9月25日

H 01 L 27/04

H-7514-5F D-7514-5F

審査請求 未請求 請求項の数 1 (全4頁)

◎発明の名称

集積回路の静電対策構造

②出 - 頭 -昭63(1988) 3 月18日

@発明者 森本 隆志

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑦出 顋 人 シャープ株式会社

個代 理 人 弁理士 山本 秀策

大阪府大阪市阿倍野区县池町22番22号

明 揺 響

1. 発明の名称

集積回路の節電対策構造

2. 特許請求の範囲

1. 第1及び第2のGNDラインを有する集積 回路の静電対策構造であって、第1基電型のサブストレート、及び一方の極が該第1のGNDラインに接続され、他方の極が該第2のGNDラインに接続されている第1のGNDラインとが電気的に接続されている集積回路の静電対策構造。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、集積回路の静電対策構造の改良に関する。

(従来の技術)

集積回路装置においては、集積度が高くなるに作って、アナログ系回路とデジタル系回路の混在した回路装置が多用されてきている。このような 集積回路装置においては、各回路部分のGNDラ インを分離することにより、近接するGNDライン間のクロストークを低減するように設計されることが多い。

さらに、分離された GND ライン間における的 電対策装置として、従来より、第 5 図に回路図で示すように、2個のダイオード3、4を第 1、第 2の GND ライン1、2間に接続した構造や・ダイオードに代えてファントムトランジスタを2個接続した構造が提案されている。第 5 図の様は、2個のダイオード3、4を用いることにより、第 1 の GND ライン1と第 2 の GND ラインスするものである。

(発明が解決しようとする課題)

上記のように、2個のダイオード3、4を用いているため、両GNDライン1、2間の寄生容量は、当然のことながら1個のダイオードを用いた場合に比べて大きくなる。本来、第1、第2のGNDライン1、2を分離するのは、両GNDライ

ン間の相互影響を低破するためである。従って、 上記のように寄生容量が大きくなるということは、 相互影響の低波化に逆行することになり、その改 恋が求められていた。

また、2個のダイオードあるいはファントムトランジスタを用いるものであるため、 電子数が多くなり、単積密度を高める妨げともなっていた。

よって、本発明の目的は、分離されたCNDライン間における相互影響を低減することができ、 かつそのための使用素子数を効果的に節減し得る 集積回路の静電対策構造を提供することにある。 (課題を解決するための手段)

本発明は、第1及び第2のCNDラインを有する銀母回路の命電対策構造であって、第1 導電型のサプストレート、及び一方の極が該第1のCNDラインに接続され、他方の極が該第2のGNDラインに接続されている第1のGNDラインとが電気的に接続されてなり、そのことにより上記目的が達成される。

あり、第2図はこの実施例の具体的な構造を示す 断面図である。

第1 図に示されているように、本実施例では、第1、第2のCNDライン1、2間に、カソードが第1のGNDライン1に、アノードが第2のGNDライン2に接続された第1のダイオードD1が電気的に接続されている。従って、第2のGNDライン2から第1のGNDライン1側へ静電気をパイパスし得ることがわかる。

他方、本実施例の集積回路は、p型のサプストレート14を用いており、第1のGNDライン1は仮想接続ライン30で示すようにp型のサブストレート14に電気的に接続されている。そしたが接続されていることにより、以下に詳細に説明するされていることにより、以下に詳細に説明するうに、自然に第2のダイオードが構成され、第1のGNDライン1側から第2のGNDライン2側へ節電気をバイバスし得るように構成されている。

集積回路の表面側は、後述する内部の回路部分 を保護するために、保護膜15により被われてい (作用)

本発明は、分離された第1、第2のGNDライ ン間において両方向に静電気を 2 個のダイオード を用いてバイパスさせる点において、第5図の従 来例と共通するものである。しかしながら、本発 明では、1個のダイオードについては特別にダイ オード領域を形成しておらず、第1のGNDライ ンを例えばり型のサブストレートと電気的に接続 することにより、 苺ャ型のサプストレートと第2 のGNDラインに接続された回路部分のn型領域 とにより自然に形成されるダイオード領域を用い ている。よって、実質的に、第2のGNDライン にアノードが、第1のGNDラインにカソードが 接続された1個の第1のダイオードを構成するだ。 けで、第5図従来例と同様の静電対策効果をあげ ることを可能とするとともに、第1のダイオード のみを特別に形成するものであるため、両CND ライン間の寄生容量も飛躍的に小さくされている。 (宝烯铜)

第1図は、本発明の一実施例の略図的回路図で

る。この保護膜 1 5 の内側に互いに分離された第 1 および第 2 の G N D ライン 1 、 2 が形成されている。 第 1 、 第 2 の G N D ライン 1 、 2 はそれぞれ、 異なる回路装置の G N D ラインを構成している。

第1のCNDライン!は、サフストレート14に拡散形成されたロ型領域!6にさらに拡散形成されたロ型領域!6にさらに拡散形成されたベース拡散領域!7およびエミッタ領域!8に電気的に接続されている。

他方、第2のGNDライン2は、n型領域16中に形成されたp型のベース拡散領域19に電気的に接続されている。また、第2のGNDライン2個の回路では、分型領域20を隔ててn型の領域に拡散形成されたエミッタ領域22にホット側のライン23が電気的に接続されている。なお、参照符号25~29はSiO・層を示している。

第2図において、n型領域16と、p型のベース拡散領域19とにより第1図に示す第1のダイオードDlが構成されている。すなわち、このp型のベース拡散領域19は、第1図の第1のダイ

オードD」を形成するために特別に形成されたものである。

他方、前述のように、第1のCNDライン1は、サブストレート14と電気的に接続されている。そして、このp型のサブストレート14と、第2のGNDライン2個の回路部分内のn型領域21とにより、第2のダイオードD2が自然に構成されている。このn型の領域21は、第2のGNDライン2例の回路部分中の抵抗の島あるいはNPNトランジスタのコレクタ領域等により構成することができる。

上記したサプストレート14を利用した第2の ダイオードD2につき、第3図および第4図を参 照してより具体的に説明する。

第3図において、回路装置AおよびBは、それぞれ、GNDライン1、2を有する回路部分であり、第2図の一点鎖線Cを境界としてその左右に構成されているものに相当する。そして、第1のGNDライン1と第2のGNDライン2との間には、第1のダイオードD1が、上記したベース拡

D 2 が自然に形成されることになる.

なお、上記回路装置 B における抵抗 R 、 ~ R 。 およびトランジスタ Q 。 はあくまでも例示的なも のであり、これらに限らず、第2の G N D ライン 2 例の回路装置 B に形成された n 型領域のいずれ をも第2のダイオード D 2 を構成するために利用 することができる。

他方、第1のダイオードD1については、例えば第4図に平面図で示すように、60μm × 8 0μm の大きさの領域に形成することができる。なお、第4図の符号51、62は、それぞれ、第1および第2のCNDライン1、2に接続される金属部分を示す。

上記実施例では、以上のようにして2個のダイオードが形成されているが、 静電耐圧は同一電源系内の各端子の静電耐圧と異なる電源系間の各端子間の静電耐圧の和であるため、同一電源系間の静電耐圧を充分高くすれば、2個のダイオードの効果により、 異なる電源系間の静電耐圧も高くすることができる。

股領域19およびn型領域16により構成されて、 両GNDライン間に、カソードが第1のGNDラ イン1に、アノードが第2のGNDライン2に接 続されるように挿入されている。

他方、第2のCNDライン2側の回路装置Bにおいて例示的に示した回路では、NPNトランジスタQ、および抵抗R、Rェ、R、が接続されている。抵抗R、およびR、のようにホット側ライン23とGNDライン2との間に直列に接続された抵抗並びにホット側のライン23に直接接続されない抵抗R、の各抵抗の島は、Vccc 電圧により逆パイアスされている。

また、トランジスタQ」のように、NPNトランジスタのコレクタがホット側のラインに接続されたトランジスタが存在する。


上記のような回路装置 B が第2 の G N D ライン 2 側に構成されている場合、第1 の G N D ライン 1 が p 型のサブストレート 1 4 に 環気的に接続されているので、この各抵抗の島あるいはトランジスタ Q 、のコレクタを N とする 第2 のダイオード

(発明の効果)

4. 図面の簡単な説明

第1図は本発明の一実施例を説明するための略図的回路図、第2図は第1図実施例を説明するための断面図、第3図は第2図の構造をより具体化

1 …第1のCNDライン、2 …第2のCNDライン、14 …p型サプストレート、DI…第1のダイオード、D2…第2のダイオード。




以上


出願人 シャープ株式会社

代理人 弁理士 山本秀漿










第4図



第 5 図

